modelsim+10.0c
modelsim 10.0c安装 - 百度经验
1 下载Modelsim10.0c及破解，安装。如图所示，自行选择32位，64位。下面以64位为例。2 选择安装路径，之后一直next至安装结束。选择默认安装路径C:\modeltech64_10.0c。（建议安装至默认路径，下面都以默认路径操作。若没有选择默认路径，则本文中所有C:\modeltech64_10.0c应该代替为自己选择的路径）3 复制
Modelsim 增删wave窗口的一种方法 - 百度经验
Modelsim10.0c 方法/步骤 1 打开一个wave窗口，默认情况下只有一个wave窗口；2 如果我们想要添加第二个wave窗口，只需要通过：右键——add——new win pane；3 此时可以看到一个新...
ModelSim - Altera 10.0c (Quartus II 11.1sp1)怎么破解呢?现...
或者你去这儿下去载 http://hi.baidu.com/lyyss/blog/item/0b2f12d76b5879c0a144dfd5.html 可以使用Modelsim+Quartus，没有必要非得用软件包里的那个Modelsim-Altera ...
我电脑是XP系统,想安装modelsim软件在安装这modelsim - win...
因为系统是精简版的，当然安装速度也是最快的，但就是有些软件用不了，时间长了还会不规律死机 XP推荐 ->网易博客uexp<- 专门有开发人员维护...
ModelSim中如何设置时钟信号的周期? - 编程语言 - CSDN问答
采用简单的延时语句（如#5）而未严格定义周期导致波形不对称，以及在测试平台中未使用`forever`循环生成持续时钟。
modelsim13怎么安装 - 百度经验
1 1.安装文件在网上下载ModelsimSetup-13,下载后文件名称如下图所示。安装ModelsimSetup-13只需要双击该文件，就可以运行，或者选中此文件，右键单击“以...
如何对vivado时序约束有个很好得理解?
fpga开发软件(vivado + modelsim)环境搭建(附详细安装步骤+软件下载) -知乎 (zhihu.com) fpga基础系列文章汇总 -知乎 (zhihu.com...-period 10.0 -name clk [get_ports src_sync_ddr_clk];set_input_delay -clock clk -max 0.4 [get_ports src_sync_ddr_...
modelsim不停出现loading……无法仿真
我也遇到这样的问题。可能与网络有关。我用代理软件proxifier联网时，一直出现这种问题。关闭这个软件后，便可以加载波形。你可以试着断网，再看能否加载波形 你...
# ** Error: Failure to obtain a Verilog simulation...
modelsim没有破解，license不能用
如何在FPGA设计中做好时序约束?
modelsim仿真器检查过,仿真非常ojbk,怎么一综合,一实现就鸡飞蛋打了捏? 老中医一把脉,开出了药方: 时序约束 啥? 还得学习时序约束?让我来看看,这上面都写着啥?啥建立时间,保持...set period 10.0; create_clock -period $period -name clk [get_ports src_sync_ddr_clk]; create_generated_clock -name clk_out [get_ports ddr_src_sync_clk_out] \ -...